مرتضی صاحب الزمانی - دانشگاه صنعتی امیرکبیر

خدمات ویژه: هیئت علمی دانشجویان دانش آموختگان کارکنان

مطالب پایگاه

اعضای هیات علمی

اینترنت

پست الکترونیک

اتوماسیون اداری و مکاتبات

پورتال آموزشی و پژوهشی

سامانه آموزش الکترونیک

مدیریت یادگیری - دروس حضوری

سامانه ارتقای اساتید(اوج)

سامانه جامع نظام پیشنهادها

سامانه یکپارچه کتابخانه‌ها

سامانه مدیریت یکپارچه آموزش کارکنان

دانشگاه صنعتی امیرکبیر

سامانه رزومه

مرتضی صاحب الزمانی

استاد
دانشکده مهندسی کامپیوتر
گروه آموزشی معماری و شبکه های کامپیوتری

دریافت با فرمت PDF English

پست الکترونیک:

szamani

aut.ac.ir

شماره تماس:

h-index (Scopus):

15.00

ارجاعات (Scopus):

763

رساله‌های دکتری

عنوان پایان‌نامه

توسط

تاریخ دفاع

مصالحه انرژی مصرفی، دقت و سرعت تشخیص در سیستم های تشخیص آریتمی های قلبی مبتنی بر اینترنت اشیاء

وحید امینی
استاد راهنمای دیگر: محمود ممتازپور

خرداد 1403

ارائه یک معماری محاسباتی موازی برای تعیین محل نشت در شبکه های توزیع آب

عظیم فرقدان

مهر 1402

کشف تروای سخت افزاری با افزودن قابلیت باز پیکربندی

رضا فانی

مرداد 1401

کاهش اثر سالمندی در تراشه های FPGA با در نظر گرفتن محدودیت توان مصرفی

محمد هادی متقی خضری و مهدی صدیقی
استاد راهنمای دیگر:

تیر 1398

ارائه یک چارچوب برای طراحی کامپیوتر های کوانتومی مقیاس پذیر و تحمل پذیر اشکال

عیسی نیک عهد
استاد راهنمای دیگر: مهدی صدیقی

مهر 1397

جستجوی مسیر های پایه در شبکه های متابولیکی در سطح سلولی - مولکولی

مونا عرب زاده و مهدی صدیقی
استاد راهنمای دیگر:

اسفند 1396

بکارگیری خاصیت ناهمگامی در طراحی اعتمادگرای تراشه ها

قباد زرین چیان

آبان 1396

ارائه یک روش برای سنتز مدارات زیستی با ملاحظه ی حالت های نامطلوب

مهرشاد خسرویانی

اسفند 1394

طراحی اعتماد گرای سخت افزار

سیدمحمدحسین شکریان

مهر 1394

سنتز الگوهای اندازه گیری مدل محاسبات کوانتومی یک طرفه با هدف بهبود معیارهای ارزیابی الگو

محبوبه هوشمند کفاشیان
استاد راهنمای دیگر: مهدی صدیقی

اسفند 1393

ارائه یک متدولوژی برای طراحی فیزیکی مدارهای کوانتومی باتاکید بر سنتز فیزیکی

ناصر محمدزاده
استاد راهنمای دیگر: مهدی صدیقی

آذر 1389

ارائه یک مدل متدولوزی برای سنتز مدارات کوانتومی مبتنی بر کتابخانه ای از اجزای سازنده

مهدی سعیدی و مهدی صدیقی
استاد راهنمای دیگر:

دی 1388

روشی نوین در طراحی فیزیکی مدارهای مجتمع پرتراکم MOSFET بااستفاده از طرح جامع تراشه

علی جهانیان

اسفند 1386

ارائه یک جریان طراحی نوین باهدف مجتمع سازی افراز زمانی و طراحی فیزیکی سیستمهای قابل بازپیکربندی مبتنی بر تراشه های برنا

فرهاد مهدی پور
استاد راهنمای دیگر: مهدی صدیقی

مهر 1385

پایان‌نامه‌های کارشناسی ارشد

عنوان پایان‌نامه

توسط

تاریخ دفاع

پیش بینی کیفیت افراز مدارهای کوانتومی برای پیاده سازی روی کامپیوتر های کوانتومی توزیعی

محمد رمضانی
استاد راهنمای دیگر: مهدی صدیقی

شهریور 1404

شتاب دهی شبکه های GAN با استفاده از FPGA

محمد میرزائی

اسفند 1403

سنتز مدارهای کوانتومی با استفاده از یادگیری تقویتی مبتنی بر جستجوی درخت مونت کارلو

فائزه همت زاده
استاد راهنمای دیگر: مهدی صدیقی

شهریور 1403

شتابدهی شبکه عصبی پیچشی مبتنی بر سیستم اعداد مانده ای بر روی FPGA

سارا زمانی

شهریور 1403

سنتز مدارهای کوانتومی با در نظر گرفتن نحوه ی ارتباط بین کیوبیت ها

سیدمحمدسعید فتاحی و مهدی صدیقی
استاد راهنمای دیگر:

شهریور 1402

افزایش کارایی آموزش افزایشی شبکه عصبی کانولوشنی بر بستر FPGA

فرزانه ارزاقی

شهریور 1402

ارائه یک شتاب دهنده سخت افزاری با کارایی بالا مبتنی بر الگوریتم kهمسایه نزدیک به منظور تعیین محل نشت در شبکه های توزیع آب

فاطمه فرجلو

تیر 1402

ارائه معماری محاسباتی موازی برای حل سریع معادلات هیدرولیکی در شبکه اتوماتای سلولی

علی سویزی

خرداد 1401

اکتشاف فضای طراحی شتاب دهنده ی سخت افزاری برای یادگیری عمیق بازگشتی بربستر تراشه های FPGA

علی محمدپور

فروردین 1400

ارائه یک معماری قابل بازپیکربندی جهت تشخیص نفوذ به برنامه های کاربردی تحت وب

علی سوزنگر

دی 1399

ارائه ی روشی برای افراز مدار در کامپیوترهای کوانتومی مقیاس پذیر

بهاره جلیلی
استاد راهنمای دیگر: مهدی صدیقی

شهریور 1399

طراحی یک سیستم نهفته برای تشخیص فعالیت انسان با استفاده ازیک دوربین نظارتی

سحر درفش و سعید شیری قیداری
استاد راهنمای دیگر:

تیر 1399

شناسایی تروآی سخت افزاری در تراشه های تجاری آماده

جمیله بهزادی

بهمن 1397

افزایش قابلیت اعتماد در هسته های IP سخت افزاری در سطح انتقال ثبات

رامین نوروززاده

خرداد 1397

ارائه ی یک روش جایابی به منظور تسهیل کشف تروآهای سخت افزاری

میلاد شربتی

خرداد 1397

پیدا کردن زیر مجموعه ای مناسب از مدهای پایه ی شار در شبکه های متابولیکی

فریدالدین شافی

اسفند 1396

زمانبند سخت افزاری وظایف بی درنگ بر بستر FPGA

پویا محمودی

بهمن 1396

شناسایی تروآی سخت افزاری عملیاتی از روی دنباله ی بیتی تراشه های قابل بازپیکربندی

سیدمحمدمهدی شریف النسبی

بهمن 1395

تجزیه ی سلسله مراتبی شبکه های متابولیکی جهت محاسبه ی مدهای پایه ی شار

سینا قادرمرزی

بهمن 1395

CPG قابل بازپیکربندی مبتنی برFPGA برای راه رفتن ربات دوپا

الهام ابراهیمی و سعید شیری قیداری
استاد راهنمای دیگر:

تیر 1395

تسریع باز پیکر بندی تراشه های FPGA

میشا صادقی

اسفند 1394

ارائه یک معماری سخت افزاری برای محاسبه حالتهای پایه شار در شبکه های متابولیکی

سیده مرضیه هاشمی پورنظری

بهمن 1394

محافظت از بلوک های مالکیت معنوی نرم در تراشه های FPGA

مهرنوش مرادی حقیقی

مهر 1394

بهبود امنیت در تراشه های سیستم های RFID

رضا عباسی مقدم

مهر 1394

بهینه سازی هزینه کوانتومی مدارات برگشت پذیر با استفاده از بیت های اضافی

مهرداد گوهری بلیلی

شهریور 1394

بهینه سازی مدارهای کوانتومی با استفاده از محاسبات کوانتومی یکطرفه

مریم اسلامی

مهر 1393

تشخیص اسب تروآی سخت افزاری با استفاده از طراحی با چند سطح ولتاژ

فرزانه بردبار

مهر 1393

طراحی یک کتابخانه برای مدل محاسبات کوانتومی یک طرفه بر اساس جستجو

احسان وروایی

اسفند 1392

ارائه یک روش آزمون آگاه از منطقه جهت کشف اسب های تروآی سخت افزاری

محمدمهدی فتح الهی نه نه کران

اسفند 1392

سنتز مدارهای کوانتومی با هدف بهبود معیارهای مدل محاسبات کوانتومی یک طرفه

کوروش مرجوعی

دی 1392

تشخیص اسبهای تروای سخت افزاری با استفاده از تغییرات سطح ولتاژ تغذیه

بهنام امیدی

مهر 1392

تحلیل مقاومت روشهای طراحی برای ایجاد قابلیت اعتماد در مقابل تلاش های مهاجمین جهت خنثی سازی این روش ها

شیرین السادات اعلمی

خرداد 1392

بهبود کارآیی در شبکه های روی تراشه با تغییر ساختار اتصالات نقطه به نقطه ی مجازی

مسعود گنج خانی

خرداد 1392

سرعت بخشیدن به الگوریتم موتیف یاب در شبکه های زیستی با استفاده از پیاده سازی بر روی پردازنده های گرافیکی

احمدرضا جهانی

بهمن 1391

ارائه ی روشی کارآمد برای شبیه سازی سیستم های محاسبات کوانتومی یک طرفه

عیسی نیک عهد

آبان 1391

ارائه یک روش مبتنی بر آزمون مدارات مجتمع جهت کشف سخت افزاری خصمانه

آرش نجات

مهر 1391

سرعت بخشیدن به الگوریتم مقایسه ساختار سوم پروتئین با استفاده از پیاده سازی روی تراشه FPGA

سمیه کاشی

تیر 1391

بهبود اعتماد در سخت افزار بوسیله کشف تروآ در هسته های مالکیت معنوی

سالار سیدابراهیمی

اردیبهشت 1391

بهینه سازی الگوریتم ابزارVPR

حبیب اله سیفی

فروردین 1391

ارائه یک تابع تکثیر ناپذیر فیزیکی ترکیبی

مهنوش برجیان بروجنی

اسفند 1390

ارایه یک معماری در سطح سیستم برای fpga های سه بعدی نا همگن

سحر موسوی خوئی

اسفند 1390

سنتز مدارهای منطقی معکوس پذیر با چند تابع هدف

مونا عرب زاده

مهر 1390

ارائه مسیر یابی آگاه از دما در FPGA های سه بعدی

امین اژدهاکش

اسفند 1389

ارائه الگوریتمی برای زمانبندی مدارهای کوانتومی با هدف کاهش زمان اجرای برنامه

حمیدرضا لطف علیزاده

اسفند 1389

بهبود معماری FPGA به منظور افزایش با آوری در حضور تغییر پذیری ساخت

فاطمه سادات پورهاشمی نایینی

اسفند 1389

طراحی سوییچ باکس برایFPGA سه بعدی به منظور کاهش مساحت

سیداحمد رضوی مجو مرد

تیر 1389

ارائه یک الگوریتم جایابی آگاه از تغییر پذیری ساخت برای کاهش توان نشتی درFPGAها

بهزاد سلامی

تیر 1389

ارائه روشی برای زمانبندی مدارهای کوانتومی در تکنولوژی تله یونی با هدف کاهش زمان عملکرد مدار

مریم یزدانی

تیر 1389

جایابی ومسیر یابی درfpga های سه بعدی

سیدحسن معلم پور

اردیبهشت 1389

طراحی معماری اتصالات مسیریابی تحمل پذیر اشکال برایFPGA مبتنی برSRAM

حسن ابراهیمی

آذر 1388

بهبود استخراج دستورالعمل های سفارشی چند خروجی به صورت ایستا برای پردازنده های قابل پیکربندی

محمدحسن کفایتی

تیر 1388

ارائه مدل تغییرپذیری تاخیر در مدارهای FPGA با هدف استفاده در طراحی فیزیکی

مهدی نبیونی

تیر 1388

ارائه یک روش جهت کاهش تراکم در جایابی مبتنی بر افراز

حسین شفیعی

اردیبهشت 1388

تحلیل زمانی ایستای آماری در مرحله جایابی سراسری با در نظر گرفتن تغییر پذیری محل سلول ها

سارا شفیعی

اردیبهشت 1388

ارائه یک هسته سخت افزاری جهت تشخیص و تولید دستورالعمل های سفارشی و پیکربندی مجدد معماری به صورت پویا

حسن اصغریان

فروردین 1388

همانندسازی مدارهای کوانتومی با استفاده از FPGA

مهدی امینیان

آذر 1387

مسیریابی کلی در معماری X از طریق گسترش نواحی متراکم

سولماز درویش

فروردین 1387

ارائه روشی برای تخمین و کاهش نویز هم شنوایی در مراحل جایابی و مسیریابی چندسطحی

آرش مهدی زاده

اسفند 1386

ارائه روشی برای جایابی براساس بار زمان بندی به منظور بهبود کارایی

عادل دخانچی

اسفند 1386

ارائه یک روش تکاملی در بهبود همزمان تاخیر و توان مصرفی بارویکرد آماری

مینو میرسعیدی

بهمن 1386

ایجاد درخت استاینر در معماری X با وجود موانع

فرناز محمدیه فامیلی

مهر 1386

ارائه روشی برای افراز جهت جایابی ثبات باهدف بهینه سازی شبکه ساعت

زهرا لک چالسپاری

مرداد 1386

روش توامان برای جایابی و مسیریابی باهدف کاهش مجموع طول سیم و تراکم

مصطفی رضوانی

خرداد 1386

الگوریتم نگاشت مجدد تکنولوژی باهدف کاهش تراکم مسیریابی

عباسعلی عربی مزرعه شاهی

خرداد 1386

مسیریابی غیردرختی ساعت برای کاهش عدم قطعیت تاخیر

مریم تعجبیان

فروردین 1386

روشی نو جهت درج بافر برای کاهش تاخیر مدارهای VLSI

حمیدرضا خیرآبادی

دی 1385

الگوریتم جایابی مبتنی بر تراکم اتصالات و نویز همشنوایی

مهدی سعیدی

شهریور 1384

جایابی مدارات مجتمع به روش افزایشی

پریسا خادم همدانی

بهمن 1383

جستجو در جدول مسیریابی IP بااستفاده از سخت افزار قابل باز پیکربندی

حمید فدیشه ای

بهمن 1383

ارائه یک معماری قابل باز پیکر بندی جهت پیاده سازی چندالگوریتم

علی ولی زاده

آبان 1383

پیاده سازی الگوریتم Annealing Simulsted برای جایابی در سخت افزار قابل باز پیکربندی

رضا فانی

اسفند 1382

بهبود معماری تراشه های FPGAبا هدف کاهش توان مصرفی

فرید وکیلی پیهانی

شهریور 1382

جایابی مدارهای VLSIبا استفاده از الگوریتم ژنتیک یادگیر

سیدجلال موسوی

اردیبهشت 1382

بهینه کردن مصرف توان در مسیریابی تراشه های AGPF

احسان اسماعیلی مشگنانی

فروردین 1382

مسیریابی سراسری مدارات بسیار فشرده با در نظر گرفتن مسأله همشنوایی

محمود آقاپورآهنگر

فروردین 1382

مسیریابی در طرحهای سلسله براتISLV

سعید کاظمی

مهر 1381

جایای مداراتISLVباشبکه عصبی کوه رنن

مسعود سلیمانی

تیر 1381

روشهای بهینه سازی پیاده سازی الگوریتم سخت افزار

حمیدرضا احمدی فر

فروردین 1381

طراحی قسمت ممیزشناورری ریزپردازنده

حمید ظرافتی شعاع

مهر 1380

بررسی روش بهبود الگوریتم خودسازماندهی فیزیک

فرهاد مهدی پور

اسفند 1378

شتابدهی سخت افزاری پیشبین ی عمر باقیمانده مفید دستگاه های دوار با استفاده از شبکه عصبی ترنسفرمر بر بستر FPGA

رضا آدینه پور

خرداد 1405

کتب

عنوان

نگارندگان/مترجمان

کشور ناشر

تاریخ انتشار

نسخه

طراحی کامپیوتری سیستم های دیجیتال

مرتضی صاحب الزمانی

ایران

طراحی VLSI دیجیتال

مرتضی صاحب الزمانی، پرشاد صفائی فراهانی، محمود فتحی

ایران

آشنایی آسان با کامپیوتر

مرتضی صاحب الزمانی

ایران

برنامه نویسی به زبان++c

مرتضی صاحب الزمانی

ایران

اصول طراحی VLSI

مرتضی صاحب الزمانی

ایران

برنامه نویسی به زبان++c

مرتضی صاحب الزمانی

ایران

برنامه نویسی به زبان++c

مرتضی صاحب الزمانی

ایران

اصول طراحی VLSI

مرتضی صاحب الزمانی

ایران

برنامه نویسی به زبان++c

مرتضی صاحب الزمانی

ایران

اصول طراحی VLSI

مرتضی صاحب الزمانی

ایران

مقالات مجلات

A. Suvizi, R. Ahmadi, M. Saheb Zamani, M.R. Meybodi, "A parallel computational approach for energy-efficient hydraulic analysis of water distribution networks using learning automata", Sustainable Computing-Informatics and Systems, vol. 46, no. , pp.1-14, 2025.

A. Farghadan, M. Saheb Zamani, Mohammadreza Jalili Ghazizadeh, "A fault-injection-based approach to leak localization in water distribution networks using an ensemble model of Bayesian classifiers", Journal of Process Control, vol. 132, no. 103110, pp.1-15, 2023.

A. Suvizi, A. Farghadan, M. Saheb Zamani, "A Parallel Computing Architecture Based on Cellular Automata for Hydraulic Analysis of Water Distrubution Networks", Journal of Parallel and Distributed Computing, vol. 178, no. 0, pp.11-28, 2023.

Eesa Nikahd, M. Saheb Zamani, M. Sedighi, "Low-overhead code concatenation approaches for universal quantum computation", Quantum Information Processing, vol. 22, no. 1, pp.79-102, 2023.

V. Amini, M. Momtazpoor, M. Saheb Zamani, "An Energy-Efficient and Accuracy-Aware Edge Computing Framework for Heart Arrhythmia Detection: A Joint Model Selection and Task Offloading Approach", Journal of Supercomputing, vol. 1, no. 1, pp.1-1, 2022.

A. Farghadan, M. Saheb Zamani, Mohammadreza Jalili Ghazizadeh, "Steady-State Hydraulic Analysis Based on Cellular Automata Using a Parallel Paradigm", Journal of Water Resources Planning and Management-Asce, vol. 148, no. 11, pp.1-13, 2022.

R. Fani, M. Saheb Zamani, "Runtime hardware Trojan detection byreconfigurable monitoring circuits", Journal of Supercomputing, vol. 78, no. 7, pp.12726-12752, 2022.

M.H. Mottaghi Khezri, M. Sedighi, M. Saheb Zamani, "FIFA: A Fully Invertible FPGA Architecture to Reduce BTI-Induced Aging Effects", Ieee Transactions On Computers, vol. 71, no. 11, pp.1-1, 2021.

E. Nikahd, Naser Mohammadzadeh, M. Sedighi, M. Saheb Zamani, "Automated window-based partitioning of quantum circuits", Physica Scripta, vol. 96, no. 3, pp.1-19, 2021.

M. Arabzadeh, M. Sedighi, M. Saheb Zamani, Sayed-amir Marashi, "A system architecture for parallel analysis of flux-balanced metabolic pathways", Computational Biology and Chemistry, vol. 88, no. 107309, pp.1-15, 2020.

G. Zarrinchian, M. Saheb Zamani, "Combinational Counters: A Low Overhead Approach to Address DPA Attacks", Journal of Circuits Systems and Computers, vol. 29, no. 6, pp.1-19, 2020.

M.H. Mottaghi Khezri, M. Sedighi, M. Saheb Zamani, "Aging Mitigation in FPGAs Considering Delay, Power and Temperature", Ieee Transactions On Reliability, vol. 68, no. 2, , 2019.

M. Eslamy, Mahboobeh Houshmand, M. Saheb Zamani, M. Sedighi, "Optimization of One-Way Quantum Computation Measurement Patterns", International Journal of Theoretical Physics, vol. 57, no. 11, pp.3296-3317, 2018.

M. Arabzadeh, M. Saheb Zamani, M. Sedighi, Sayed-amir Marashi, "A graph-based approach to analyze flux-balanced pathways in metabolic networks", Biosystems, vol. 165, no. 0, pp.40-51, 2018.

E. Nikahd, M. Sedighi, M. Saheb Zamani, "Nonuniform code concatenation for universal fault-tolerant quantum computing", Physical Review A, vol. 96, no. 3, pp.32337-32342, 2017.

M. Houshmand Kaffashian, M. Sedighi, M. Saheb Zamani, K. Marjoei, "Quantum Circuit Synthesis Targeting to Improve One-Way Quantum Computation Pattern Cost Metrics", Acm Journal On Emerging Technologies In Computing Systems, vol. 13, no. 4, , 2017.

M. Eslamy, M. Saheb Zamani, M. Sedighi, Mahboubeh Hooshmand Kaffashian, "Optimizing Quantum Circuits Using One-Way Quantum Computation based on pattern Geometry", , vol. 14, no. 4, pp.286-298, 2017.

K. Marjoei, M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, "Quantum-Logic Synthesis Using Improved Block-Based Approach", Iranian Journal of Electrical and Computer Engineering, vol. 14, no. 3, pp.239-248, 2017.

G. Zarrinchian, M. Saheb Zamani, "Latch-Based Structure: A High Resolution and Self-Reference Technique for Hardware Trojan Detection", Ieee Transactions On Computers, vol. PP, no. 99, pp.1-14, 2016.

M. Arabzadeh, M. Houshmand Kaffashian, M. Sedighi, M. Saheb Zamani, "Quantum-Logic Synthesis of Hermitian Gates", Acm Journal On Emerging Technologies In Computing Systems, vol. 12, no. 4, , 2015.

M. Khosraviani, M. Saheb Zamani, Gholamreza Bidkhori, "FogLight: an efficient matrix-based approach to construct metabolic pathways by search space reduction", Bioinformatics, vol. 11, no. 0, pp.1-11, 2015.

S.M.H. Shekarian, M. Saheb Zamani, "A Trust-Driven Placement Approach: A New Perspective on Design for Hardware Trust", Journal of Circuits Systems and Computers, vol. 24, no. 8, pp.1-15, 2015.

E. Nikahd, M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, "One-Way Quantum Computer Simulation", Microprocessors and Microsystems, vol. 39, no. 3, pp.210-222, 2015.

S.M.H. Shekarian, M. Saheb Zamani, "Improving hardware Trojan detection by retiming", Microprocessors and Microsystems, vol. 39, no. 3, pp.145-156, 2015.

M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, M. Arabzadeh, "Decomposition of Diagonal Hermitian Quantum Gates Using Multiple-Controlled Pauli Z Gates", Acm Journal On Emerging Technologies In Computing Systems, vol. 11, no. 3, pp.1-10, 2014.

M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, M.H. Samavatian, "Automatic translation of quantum circuits to optimized one-way quantum computation patterns", Quantum Information Processing, vol. 13, no. 9, pp.1-20, 2014.

M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, Monireh Houshmand, "Ga-based approach to find the stabilizers of a given sub-space", Genetic Programming and Evolvable Machines, vol. 1, no. 1, pp.1-1, 2014.

A. Nejat, S.M.H. Shekarian, M. Saheb Zamani, "A study on the efficiency of hardware Trojan detection based on path-delay fingerprinting", Microprocessors and Microsystems, vol. -, no. 1, pp.1-21, 2014.

N. Mohamadzade, M. Saheb Zamani, M. Sedighi, "Quantum Circuit Physical Design Methodology with Emphasis on Physical Synthesis", Quantum Information Processing, vol. , no. 0, pp.1-21, 2013.

M. Yazdani, M. Saheb Zamani, M. Sedighi, "A Quantum Physical Design Flow Using ILP and Graph Drawing", Quantum Information Processing, vol. 12, no. 7, pp.1-28, 2013.

M. Arabzadeh, M. Saheb Zamani, M. Sedighi, M. Saeedi, "Depth-optimized reversible circuit synthesis", Quantum Information Processing, vol. 12, no. 4, pp.1677-1699, 2012.

N. Mohamadzade, M. Sedighi, M. Saheb Zamani, "Gate Location Changing: An Optimization Technique for Quantum Circuits", International Journal of Quantum Information, vol. 10, no. 3, pp.1-20, 2012.

A. Jahanian, M. Saheb Zamani, H. Safizadeh, "Improved Predictability, Timing Yield and Power Consumption Using Hierarchical Highways-on-Chip Planning Methodology", Integration-The Vlsi Journal, vol. 44, no. 2, pp.123-135, 2012.

M. Saeedi, M. Arabzadeh, M. Saheb Zamani, M. Sedighi, "Block-Based Quantum-Logic Synthesis", Quantum Information and Computation, vol. 11, no. 0, pp.262-277, 2011.

H. Ebrahimi, M. Saheb Zamani, H.R. Zarandi, "Mitigating Soft Errors in SRAM-Based FPGAs by Decoding Configuration Bits in Switch Boxes", Microelectronics Journal, vol. 42, no. 1, pp.12-20, 2011.

M. Saeedi, M. Saheb Zamani, M. Sedighi, Z. Sasanian, "Reversible Circuit Synthesis Using a Cycle-Based Approach", Acm Journal On Emerging Technologies In Computing Systems, vol. 6, no. 4, , 2010.

Ali Jahanian, M. Saheb Zamani, "Early buffer planning with congestion control using buffer requirement map", Journal of Circuits Systems and Computers, vol. 19, no. 5, pp.949-973, 2010.

N. Mohamadzade, M. Saheb Zamani, M. Sedighi, "Auxiliary Qubit Selection: A Physical Synthesis Technique for Quantum Circuits", Quantum Information Processing, vol. 9, no. 6, pp.1-16, 2010.

Ali Jahanian, M. Saheb Zamani, "Higher Routability and Reduced Crosstalk Noise by Asynchronous Multiplexing of On-chip Interconnects", Scientia Iranica, vol. 17, no. 1, pp.11-24, 2010.

N. Mohamadzade, M. Sedighi, M. Saheb Zamani, "Quantum Physical Synthesis:Improving Physical Design by Netlist Modifications", Microelectronics Journal, vol. 41, no. 4, , 2010.

M. Saeedi, M. Sedighi, M. Saheb Zamani, "Towards A Thorough Set of Metrics for Quantum Circuit Synthesis", , vol. , no. 0, , 2009.

A. Valizadeh, M. Saheb Zamani, B. Sadeghiyan, F. Mehdipour, "A Reconfigurable Architecture for Implementing Multiple Cipher Algorithms", Journal On Computer Science and Engineering, vol. 5, no. 2, pp.9-15, 2009.

M. Saeedi, N. Mohamadzade, M. Sedighi, M. Saheb Zamani, "Towards A Thorough Set of Metrics for Quantum Circuit Systhesis", International Journal of Physics, vol. , no. 2, , 2009.

M. Saeedi, M. Sedighi, M. Saheb Zamani, "Synthesis of Reversible Circuits Using A Moving Forward Strategy", Ieice Electronics Express, vol. , no. 17, , 2008.

H. Noori, F. Mehdipour, M. Saheb Zamani, "An Architecture Framework for an Adaptive Extensible Processor", Journal of Supercomputing, vol. , no. 45, , 2008.

M. Saeedi, M. Saheb Zamani, "A fast IP routing lookup architecture for multi-gigabit switching routers based on reconfigurable systems", Microprocessors and Microsystems, vol. , no. 32, , 2008.

A. Jahanian, M. Saheb Zamani, "Using metro-on-chip in physical design flow for congestion and routability improvement", Microelectronics Journal, vol. , no. 39, , 2008.

F. Mehdipour, H. Noori, M. Saheb Zamani, "improving Performance and Energy Saving in a Reconfigurable Processor Via Accelerating Control Data Flow Graphs", Ieice Transactions On Information and Systems, vol. , no. 12, , 2007.

M. Saeedi, M. Saheb Zamani, A. Jahanian, "Evaluation Prediction and Reduction of Routing Congestion", Microelectronics Journal, vol. , no. 38, , 2007.

A. Jahanian, M. Saheb Zamani, "Metro-on-Chip:an Effecient Physical Design Technique for Congestion Reduction", Ieice Electronics Express, vol. , no. 25, , 2007.

F. Mehdipour, H. Noori, M. Saheb Zamani, T. Murakami, M. Sedighi, "Custom Instruction Generation Using Temporal Partitioning Techniques for a Reconfigurable Functional Unit", , vol. 0, no. 4096, , 2006.

F. Mehdipour, H. Noori, M. Saheb Zamani, T. Murakami, M. Sedighi, "An Integrated Temporal Partitioning and Mapping Framework for Handling Custom Intructions on a Reconfigurable Functional Unit", , vol. 0, no. 4186, , 2006.

F. Mehdipour, M. Saheb Zamani, H. Ahmadifar, T. Murakami, "An Integrated Temporal Partitioning and Physical Design Framework for Real-Time Reconfigurable Systems", , vol. , no. 5, , 2006.

F. Mehdipour, M. Saheb Zamani, M. Sedighi, "An Integrated Temporal Partitioning and Physical Design Framework for Static Compilation of Reconfigurable Computing Systems", Microprocessors and Microsystems, vol. , no. 30, , 2006.

M. Saheb Zamani, "A specification-driven framework for the floorplanning and placement of hierarchical VLSI designs", , vol. , no. 2, , 2004.

مقالات همایش‌ها

R. Adinepour, S. Naghizadeh, M. Saheb Zamani, "Edge Deployment of Quantized Transformer Models for Remaining Useful Life Prediction,", ICEE, May 2026.

S. Naghizadeh, R. Adinepour, M. Saheb Zamani, "Low-Precision POSIT Arithmetic for Spiking Neural Networks with Kahan Summation,", International Conference on Signal Processing & Intelligent Systems, Dec 2025.

M. Sadeghi, S.A. Razavi Majomard, M. Saheb Zamani, "Reducing Reconfiguration Time in FPGAs,", 27th Iranian Conference on Electrical Engineering (ICEE2019), Apr 2019.

M. Sharbati, G. Zarrinchian, M. Saheb Zamani, "A Placement Method for Facilitating Detection of Hardware Trojan Horses,", Computer Society of Iran Computer Conference, Mar 2019.

S. Mohamadzade, M. Sedighi, M. Saheb Zamani, "An efficient and exact synthesis of n-qubit diagonal ring gates into Clifford and T gates,", 26th Iranian Conference on Electrical Engineering, May 2018.

E. Ebrahimi, S. Shiry Ghidary, M. Saheb Zamani, "Fast FPGA-Based Method for Matsuoka Parameters Tuning,", International Conference on Signal Processing and Intelligent (ICSPIS), Dec 2016.

M. Eslamy, M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, "Geometry-Based Signal Shifting of One-Way Quantum Computation Measurement Patterns,", Iranian Conference on Electrical Engineering, May 2016.

M. Moradi Haghighi, M. Saheb Zamani, "Soft IP Protection: An Active Approach Based on Hardware Authentication,", Iranian Conference on Electrical Engineering, May 2016.

E. Nikahd, M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, "GOWQS: Graph-Based One-Way Quantum Computation Simulator,", Iranian Conference on Electrical Engineering, May 2016.

F. Adinehzadeh, N. Mohamadzade, M. Sedighi, M. Saheb Zamani, "Proposing an Approach for Scheduling and Routing of Quantum Circuits with Toffoli Gates in Ion-Trap Technology,", 22nd Iranian Conference on Electrical Engineering, May 2014.

S.M.H. Shekarian, M. Saheb Zamani, S.A. Aalami, "Neutralizing a Design for Hardware Trust Technique,", International Symposium on Computer Architecture and Digital Systems (CADS'13), Oct 2013.

Z. Nabizadeh.shahrebabak, M. Sedighi, M. Saheb Zamani, "Simultaneous Improvement of Area, Delay, and Fault Tolerance in Quantum Circuits,", International Symposium on Computer Architecture and Digital Systems (CADS'13), Oct 2013.

M. Chookhachi Zadeh Moghadam, N. Mohamadzade, M. Sedighi, M. Saheb Zamani, "A Hierarchical Layout Generation Method for Quantum Circuits,", International Symposium on Computer Architecture and Digital Systems (CADS'13), Oct 2013.

S.A. Razavi Majomard, M. Saheb Zamani, "Improving Bitstream Compression by Modifying FPGA Architecture,", ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA'13), Feb 2013.

S. Kashi, M. Saheb Zamani, "Hardware Acceleration of STON Algorithm for Comparing 3-D Structure of Proteins,", IEEE Euromicro Conference on Digital System Design (DSD'12), Sep 2012.

E. Nikahd, M. Houshmand Kaffashian, M. Saheb Zamani, M. Sedighi, "OWQS: One-Way Quantum Computation Simulator,", IEEE Euromicro Conference on Digital System Design (DSD'12), Sep 2012.

M. Houshmand Kaffashian, M.H. Samavatian, M. Saheb Zamani, M. Sedighi, "Extracting One-way Quantum Computation Patterns from Quantum Circuits,", International Symposium on Computer Architecture and Digital Systems (CADS'12), May 2012.

F. Pourhashemi Naeeni, M. Saheb Zamani, "Timing Yield Improvement of FPGAs Utilizing Enhanced Architectures and Multiple Configurations Under Process Variation,", ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA'12), Feb 2012.

S.H. Moallem Pour, S.A. Razavi Majomard, M. Saheb Zamani, "TSV Reduction in Homogeneous 3D FPGAs by Logic Resource and Input Pad Replication,", IEEE International 3D SystemIntegration Conference 2012 (3DIC'12), Jan 2012.

B. Salami, M. Saheb Zamani, A. Jahanian, "VMAP: A Variation Map-Aware Placement Algorithm for Leakage Power Reduction in FPGAs,", EEE Euromicro Conference on Digital System Design (DSD'11), Sep 2011.

B. Salami, M. Saheb Zamani, "A Prediction Model For Estimating Leakage Power Consumption of Routing Resources in FPGAs,", Asia Symposium on Quality Electronic Design (ASQED'11), Jul 2011.

M. Arabzadeh, M. Saheb Zamani, M. Sedighi, M. Saeedi, "Logical-Depth-Oriented Reversible Logic Synthesis,", International Workshop on Logic Synthesis (IWLS'11), Jun 2011.

F. Pourhashemi Naeeni, M. Saheb Zamani, "Evaluation of FPGA Routing Architectures Under Process Variation,", ACM Great Lakes Symposium on VLSI (GLSVLSI'11), May 2011.

H. Ebrahimi, M. Saheb Zamani, S.A. Razavi Majomard, "A Switch Box Architecture to Mitigate Bridging Faults in SRAM-Based FPGAs,", IEEE International Symposium on Defect and Fault Tolerance (DFT10), Oct 2010.

D. Aghamirzaie, S.A. Razavi Majomard, M. Saheb Zamani, M. Nabiyouni, "Reduction of Process Variation Effect on FPGAs Using Multiple Configurations,", IEEE/IFIP International Conference on Very Large-Scale Integration (VLSI-SOC'10), Sep 2010.

Ali Jahanian, M. Saheb Zamani, "Chip Master Planning: An Efficient Methodology to Improve Design Closure and Complexity Management of Ultra Large Chips,", CSI International Symposium on Computer Architecture and Digital Systems, Sep 2010.

M. Rajiasadabadi, M. Saheb Zamani, B. Ghavami, H. Pedram, H.R. Zarandi, "Statistical Leakage Power Optimization of Asynchronous Circuits Considering Process Variations,", 20th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), Sep 2010.

M. Arabzadeh, M. Saeedi, M. Saheb Zamani, "Rule-Based Optimization of Reversible Circuits,", Asia and South Pacific Design Automation Conference, Jan 2010.

H. Ebrahimi, M. Saheb Zamani, H.R. Zarandi, "A Decoder-Based Switch Box to Mitigate Soft Errors in SRAM-Based FPGAs,", IEEE Asia and South-Pacific Design Automation Conference, Jan 2010.

H. Ebrahimi, M. Saheb Zamani, H.R. Zarandi, "A Decoder-Based Switch Box to Mitigate Soft Errors in SRAM-Based FPGAs,", Asia and South Pacific Design Automation Conference, Jan 2010.

S.A. Razavi Majomard, M. Saheb Zamani, "A tileable switch module architecture for honogenous 3D FPGAs,", Sep 2009.

, M. Saheb Zamani, M. Sedighi, "Improving latency of quantum circuits by gate exchanging,", Aug 2009.

M. Saeedi, M. Saheb Zamani, "A Library-Based Synthesis Approach for Reversible Logic,", International Workshop on Logic & Synthesis, Aug 2009.

Ali Jahanian, M. Saheb Zamani, "Improved Performance and Yield with Chip Master Planning Design Methodology,", ACM Great Lakes Symposium on VLSI, May 2009.

N. Mohamadzade, M. Mirsaeedi, Ali Jahanian, M. Saheb Zamani, "Multi-Domain Clock Skew Scheduling-Aware Register Placement to Optimize Clock Distribution Network,", Design, Automation & Test in Europe Conference, Apr 2009.

Z. Sasanian, M. Sedighi, M. Saheb Zamani, "A Cycle Based Synthesis Algorithm for Reversible logic,", Jan 2009.

M. Mirsaeedi, M. Saheb Zamani, M. Sedighi, "Multi objective statistical yield enhancement using evolutionary algorithm,", Sep 2008.

E. Khish Ardestani Zadeh, M. Saheb Zamani, M. Sedighi, "A fast transormation based synthesis algorithm for reversible circuits,", Sep 2008.

M. Saheb Zamani, M. Taajobian, M. Sedighi, "An efficient non tree clock routing algorithm for reducing delay uncertainty,", Sep 2008.

A. Jahanian, M. Saheb Zamani, "Evaluation and improvement of quantum synthesis algorithms based on a thorough set of metrics,", Sep 2008.

M. Saeedi, , M. Sedighi, M. Saheb Zamani, "Performance and timing yield enhancement using highway on chip planning,", Sep 2008.

A. Mahdizadeh, M. Saheb Zamani, H. Shafie, "An Efficient Method of Estimate Crosstalk After Placement Incorporating a Reduction Scheme,", Apr 2008.

M. Saeedi, M. Saheb Zamani, "Shared PPRM a Memory efficient representation for boolean reversible functions,", Apr 2008.

, M. Saeedi, M. Saheb Zamani, M. Sedighi, "FPGA based circuit model emulation of quantum algorithms,", Apr 2008.

A. Dokhanchi, M. Rezvani, A. Jahanian, M. Saheb Zamani, "Performance improvement of physical retiming with shortcut insertion,", Apr 2008.

M. Mirsaeedi, M. Saheb Zamani, M. Saeedi, "Simultanous Gate Siting and Skew Scheduling to Statistical Yield Improvement,", Apr 2008.

A. Mahdizadeh, M. Saheb Zamani, "Proposing an efficient method to estimate crosstalk after plasement in VLSI circuits,", Mar 2008.

A. Jahanian, M. Saheb Zamani, M. Rezvani, M. Najibi Kohneshahri, "Evaluation the metro on chip methodology to improve the congestion and routability,", Mar 2008.

A. Mahdizadeh, M. Saheb Zamani, "Proposing an efficient method to estimate crosstalk after placement in VLSI circuits,", Mar 2008.

M. Saeedi, M. Saheb Zamani, M. Sedighi, "Moving forward: a non search based synthesis method toward efficient CNOT based quantum circuit synthesis algorithm,", Jan 2008.

F. Mehdipour, H. Noori, M. Saheb Zamani, "Design space exploration for a coarse grain accelerator,", Jan 2008.

M. Saeedi, M. Sedighi, M. Saheb Zamani, "A novel synthesis algorithm for reversible circuits,", Nov 2007.

A. Mahdizadeh, B. Ghavami, M. Saheb Zamani, H. Pedram, "An efficient heterogeneous reconfigurable functional unit for an adaptive dynamic extensible processor,", Oct 2007.

A. Jahanian, M. Saheb Zamani, M. Najibi Kohneshahri, "Using asynchronous serial transmission in physical design for congestion reduction,", Sep 2007.

M. Mirsaeedi, M. Saheb Zamani, "An evolutionary approach to statistical design space exploration,", Sep 2007.

M. Saeedi, M. Saheb Zamani, M. Sadeghi, "A forward looking non search based synthesis algorithm for reversible circuits,", Sep 2007.

M. Saeedi, M. Saheb Zamani, M. Sedighi, "Algebraic characterization of CNOT- based quantum circuits with its applications on logic synthesis,", Aug 2007.

A. Mahdizadeh, B. Ghavami, M. Saheb Zamani, F. Mehdipour, "Performance Enhancement of an Adaptive Dynamic Extensible Processor by Using a Heterogeneous Reconfigurable Functional Unit,", Jul 2007.

M. Saeedi, M. Sedighi, M. Saheb Zamani, "A new methodology for quantum circuit synthesis CNOT based circuits as an example,", May 2007.

M. Saeedi, M. Saheb Zamani, M. Sedighi, "On the behavior of substitution based reversible circuit synthesis algorithms: investigation and improvement,", May 2007.

H. Kheyrabadi, M. Saheb Zamani, M. Saeidi, "An efficient analytical approach to path based buffer insertion,", May 2007.

A. Jahanian, M. Saheb Zamani, "Improved Timing Closure by Early Buffer Planning in Floor-Placement Design Flow,", Mar 2007.

H. Kheyrabadi, M. Saheb Zamani, "An efficient net ordering algorithm for buffer insertion,", Mar 2007.

M. Saeidi, M. Saheb Zamani, S. Pourmozafari, "The effects of process variation on noise avoidance technique in VLSI circuits,", Feb 2007.

H. Noori, F. Mehdipour, M. Saheb Zamani, "A Reconfigurable Functional Unit for an Adaptive Dynamic Extensible Processor,", Aug 2006.

F. Mehdipour, M. Saheb Zamani, M. Sedighi, H. Noori, "GifT A Gravity-Directed and Life-Time Based Algorithm for Temporal Partitioning of Data Flow Graphs,", Jun 2006.

F. Mehdipour, M. Saheb Zamani, "Reducing reconfiguration time of reconfigurable computing systems in integrated temporal partitioning and physical design framework,", Apr 2006.

M. Saheb Zamani, M. Saeedi, A. Jahanian, "Prediction and reduction of routing congestion,", Apr 2006.

A. Jahanian, M. Saheb Zamani, "Multi-Level Buffer Block Planning and Buffer Insertion for Large Circuits,", Mar 2006.

F. Mehdipour, M. Saheb Zamani, H.R. Ahmady, M. Sedighi, "An Incremental Temporal Partitioning Method for Real-Time Reconfigurable Systems,", Feb 2006.

M. Saeedi, M. Saheb Zamani, A. Jahanian, "Congestion prediction: from metrics definition to routing estimation,", Dec 2005.

A. Valizadeh, M. Saheb Zamani, B. Sadeghiyan, F. Mehdipour, "A Reconfigurable Architecture for Implementing Multiple Cipher Algorithms,", Dec 2005.

M. Saheb Zamani, M. Sabaei, "a novel reconfigurable hardware architecture for IP address lookup,", Oct 2005.

F. Mehdipour, M. Saheb Zamani, M. Sedighi, "Reducing inter-configuration memory usage and performance improvement in reconfigurable computing systems,", Aug 2005.

A. Hariri, R. Rastegar, , M. Saheb Zamani, M.R. Meybodi, "Cellular Learning Automata based Evolutionary Computing (CLA-EC) for Intrinsic Hardware Evolution,", Jun 2005.

A. Hariri, R. Rastegar, M. Saheb Zamani, M.R. Meybodi, "Parallel Hardware Implementation of Cellular Learning Automata based Evolutionary Computing on FPGA,", Apr 2005.

M. Saheb Zamani, "a true congestion prediction method based on routers intelligence,", Mar 2005.

M. Saheb Zamani, "parallel hardware implementation of automata based evolutionary computting FPGA,", Mar 2005.

M. Saheb Zamani, M. Saeidi, "an efficient congestion reduction algorithm based on contour plotthng,", Mar 2005.

A. Valizadeh, M. Saheb Zamani, B. Sadeghiyan, F. Mehdipour, "A High performance Reconfigurable Implementation of DES- Like Algorithms,", Dec 2004.

B. Najafi Uchevler, B. Sadeghiyan, M. Saheb Zamani, A. Valizadeh, "High speed Implementation of serpent Algorithm,", Dec 2004.

F. Mehdipour, M. Saheb Zamani, M. Sedighi, "A New Temporal partition Algorithm and Design flow for Reconfigurable Computing systems,", Nov 2004.

B. Sadeghiyan, M. Saheb Zamani, B. Najafi Uchevler, "Reconfiguration of RTL Designs Using JBits,", Sep 2004.

A. Valizadeh, M. Saheb Zamani, B. Sadeghiyan, "Hardware Implementation of LOKI Block cipher,", Sep 2004.

F. Mehdipour, M. Saheb Zamani, M. Sedighi, "A New Design flow and Temporal partitioning for Reconfigurable computing systems,", Sep 2004.

M. Ersali Salehi Nasab, H. Pedram, M. Saheb Zamani, "A Transistor-Level Placement Tool for Asynchronous Circuits,", Feb 2004.

M. Saheb Zamani, S. Kazemi, "Hierarchical global routing integrated with floorplanning and placement,", Feb 2004.

M. Saheb Zamani, M. Soleimani, "Rectilinear floorplanning of FPGAs using kohonen map,", Jul 2003.

M. Saheb Zamani, F. Mehdipour, M.R. Meybodi, "Image Restoration Using Cellular Learning Automata Implemented on FPGA,", May 2003.

M. Saheb Zamani, F. Mehdipour, M.R. Meybodi, "Implementation of cellular learning automata on reconfigurable systems,", May 2003.

M. Saheb Zamani, E. Esmaili Moshgenani, "Reducing power consumption in FPGA routing,", May 2003.

M. Saheb Zamani, M. Mahramian Moallem, H. Taheri, "Steiner minimum tree with two-dimensional self-assembly DNA,", Apr 2003.

M. Saheb Zamani, M. Mahramian Moallem, H. Taheri, "Steriner Minimum tree for VLSI global routing using DNA computing,", Feb 2003.

M. Saheb Zamani, M. Mahramian Moallem, H. Taheri, "Steiner Minimum Tree and its application in global routing using DNA computing,", Sep 2002.

M. Saheb Zamani, F. Mehdipour, "An efficient method for placement of VLSI designs with kohonen map,", Jun 1999.

M. Saheb Zamani, M. Soleimani, "Rectilinear floorplanning of FPGAs using Kohonen map,", Jun 1999.

M. Saheb Zamani, F. Mehdipour, "using kohonen maps for the placement of regular VLSI designs,", Jan 1999.

M. Saheb Zamani, G.r. Hellestrand, "Placement with self-organizing neural networks,", Nov 1995.

M. Saheb Zamani, G.r. Hellestrand, "A neural network approach to the placement problem,", Aug 1995.

100

M. Saheb Zamani, G.r. Hellestrand, "The floorplanning of hierachical designs using self-organizing neural networks,", Aug 1995.

101

M. Saheb Zamani, G.r. Hellestrand, "A neural network approach to the floorplanning of hierachical VLSI designs,", May 1995.

102

M. Saheb Zamani, G.r. Hellestrand, "A stepwise refinement algorithm for integrated floorplanning, placement and routing of hierarchical designs,", Apr 1995.

دروس ارائه شده

عنوان درس

توصیف درس

سرفصل ها

دوره درسی

Microprocessor and Assembly Language Lab.

4051

Logic Design

4051

Seminar

4051

Digital Systems Design

کسب مهارت در طراحی، درستی سنجی و اشکال زدایی مدارها و سیستم های دیجیتال بزرگ، آشنایی با زبان های توصیف سخت افزار، کسب مهارت در استفاده از

4042

VLSI Design Algorithms

آشنایی با مسائل مطرح در طراحی فیزیکی مدارهای VLSI و شناخت الگوریتمهای بهینهسازی جایابی (placement)، مسیریابی (routing) و طرح تراشه (chip planning).

4042

Seminar

4041

Logic Design

4041

Logic Circuits

4032